⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63-227108

⑤Int Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)9月21日

H 03 F 3/50

6658 - 5 J

審査請求 未請求 発明の数 1 (全4頁)

匈発明の名称 半導体回路

②特 顋 昭62-61729

20出 願 昭62(1987) 3月16日

⑫発 明 者 大 野 泰 夫 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

②代 理 人 弁理士 内 原 晋

明 細 書

発明の名称
半導体回路

2 特許請求の範囲

エミッタフォロアおよびソースフォロアのいずれか一方の回路構成を有し負荷抵抗として電圧制 御型の負性抵抗案子を用いていることを特徴とする半導体回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体回路、とくにエミッタフォロブ あるいはソースフォロアの回路構成をもつ半導体 回路に関する。

(従来の技術)

エミッタフォロアおよびソースフォロア回路は、 入力インピーダンスが高く、出力インピーダンス が低いため、出力インピーダンスの高い回路で大 きな負荷容量や低いインピーダンスの回路を駆動する際のインピーダンス変換回路として、使われる。特にLSIでは小さなトランジスタで大きなトランジスタや長い配線をもつ回路を駆動するととが多く、このような大きな負荷への出力部に多用される。

例えばソースフォロア構成の従来の半導体回路は、第2回に示すように、電界効果トランジスタ(FET)5のソースに接続した出力端子4と、接地端子2との間に抵抗7を接続し、ゲートに接続した端子を入力端子3とし、またドレインに接続した端子を電源端子1として、構成されている。簡単のためこのソースフォロア回路のFET5に流れる電流 Isを出力端子4の電圧 Vautに対し線じたるとする。実際は、FETでは2次曲線、バイボーラでは指数関数になるが、デジタル回路への利用を考えると動作範囲内での平均のコンダクタンスが重要であるので線形としても問題はない。そうすると、

 $I_s = G_s (Vin + Va - Vs)$

(I)

とこで Gs はFETの平均コンダクタンス、Va は入出力間のレベル変化に対応する一定電圧、Vs はソース電圧である。一方、抵抗7を流れる電流 Idは、

$$Id = U \cdot Vs \tag{2}$$

と表わされる。ここでGは抵抗1のコンダクタンス値である。この回路の出力端子4に負荷容量Cを接続して、入力端子3の入力電圧 Vin のステップ状の変化にたいする出力電圧 Vont の変化を計算すると、定常状態でのゲインgは、

$$g = G s / (G s + G)$$
 (3)

状態遷移の時定数では、

$$\tau = C/(Gs + G) = gC/Gs$$
 (4)

となる。(3)式から明らかなように、従来のソースフォロア回路では日が正であるためゲインは1以下である。

くない影響が発生するといり欠点がある。

本発明は、上述の欠点を除去し、エミッタフォロアおよびソースフォロア回路において、インピーダンス変換の長所を維持しつつ入出力ゲインを1以上にする回路構成を提供することを目的とする。

[問題点を解決するための手段]

本発明の回路は、エミッタフォロアおよびソースフォロアのいずれか一方の回路構成を有し負荷抵抗として電圧制御型の負性抵抗業子を接続するとにより構成される。

[作用]

簡単のため、ソースフォロア回路を例にとり説明するが、エミッタフォロアでも考え万は全く同じである。従来回路中の正抵抗(第2図の抵抗7)の代りに、本発明の回路では食性抵抗を使用しており、この負性抵抗素子を流れる電流 Id は、前述のような線形近似をして、

$$Id = Io + Gd \cdot Vs \tag{5}$$

(発明が解決しようとする問題点)

上述のようにエミッタフォロアあるいはソース フォロア構成の従来の半導体回路では、ゲインが 1以下になる。つまり、入力に対し出力の盗嘱は かならず低下する。これは、一般に負荷の微分イ ンピーダンスが正の有限な値であるためで、との 影響を個力減らすために負荷抵抗としてトランジ スタの 5 極管理域域の定電流領域を用いたりする。 しかし、完全な定電流特性の負荷は得られないと となどからエミッタフェロアおよびソースフェロ アでのゲインは常に1より小さい。時に、微細な 第子においては、短チャネル効果により 5 極管盟 域の定憶流性がなくなり、また高速化のために従 促催を高くするためる極管領域も使わざるをえた くなるためゲインが0.6 程度になることすらある。 一万、敬紹化した第子を用いる回路では、電源電 圧の低下にともない信号振幅が低くなっている。 とのような状態でエミッタフォロアおよびソース フォロアを使いゲインの低下があると、動作マー ジンの低下や次段回路の駆動能力低下など好まし

と表されるとする。ここでIoは一定電流、Gd は負性抵抗の微分コンダクタンスでこの場合負で ある。従来回路の場合と同様に、負性抵抗素子に 負荷容量Cを並列接続して、入力電圧 Vin のス テップ状の変化にたいする出力電圧 Vou tの変化 を計算すると、定常状態でのゲインgは、

$$g = Gs / (Gs + Gd)$$
 (6)

状態遷移の時定数では、

$$r = C/(Gs + Gd) = gC/Gs \qquad (7)$$

となる。(6)式から明らかなように、Gd<0 であるから、ゲインは1以上になる。

第3図は、上記計算を模式的に示した特性図であり、FETの特性がその入力電圧により特性11 あるいは12と変化するとする。定電流型の負荷特性9と負性抵抗型の負荷特性10を出力電位の高い側の動作点14で一致するようにして比較してみると、低電位側は定電流負荷で動作点15、負性抵抗負荷で動作点13となり、負性抵抗負荷

特開昭63-227108(3)

の万が負性抵抗の効果により、より大きな単圧振 幅を得られることが判る。

(実施例)

次に、本発明について凶面を参照して説明する。 第1図は本発明の一実施例を示す回路である。 同図のソースフォロア回路は、FET5としては GaAs の MESFETを、負性抵抗素子 6 としては エサキダイオードを用いている。との楔成におい て入力インピーダンスは入力端子3がFETゲー トであるため基本的に高インピーダンスであり、 また出力インピーダンスは、電源端子1の側でFET 5そのもののインピーダンスであり、接地端子2 の側では負性抵抗累子6のインピーダンスで、こ れは出力確正を維持するためにFET5のインビ ーメンスとほぼ等価である。正確には、(7)式の時 定数の増加で示される程度のインピーダンスの上 異があるが、基本的に出力は低インピーダンスで あり、ソースフォロナのインピーダンス変換の特 性は保たれている。


本来施例では、ソースフォロア回路でゲインが

がはるかに使れていることはよく知られたことである。

4. 図面の簡単な説明

第1図は本発明の実施例を示す回路図で、1は 電源端子、2は接地端子、3は入力端子、4は出 力端子、5はFET、6は負性抵抗案子である。 第2図は従来のソースフォロアの回路図で、7は 通常の抵抗または定電流動作のトランジスタで る。第3図は、本発明の作用を説明するための修 性図で、11、12はそれぞれ入力電圧が"低" の場合、"高"の場合のFETの特性、9は電 流負荷の特性、10は負性抵抗負荷の特性、14 は出力。高"の動作点、13,15はそれぞれ は出抗負荷、定電流負荷の場合の出力"低"の動 作点である。


代理人 弁理士 内 原



1以上の回路を作ることができる。 気性抵抗器子として、エサヤダイオードを用いて説明したが、 程子効果を用いた共鳴トンネルダイオードなど 塩圧制御型の負性抵抗器子であれば同じような効果 のあることは上記説明で明かである。また、 FET によるソースフォロアだけでなく、 バイポーラトランジスタのエミッタフォロア、 真空管のカソードフォロア回路でも同様な効果が得られることは、これらの回路が名称は異なっても、 回様の原理で 動作することから明かである。


(発明の効果)

本発明により、高い駆動能力のエミッタフォロアをたはソースフォロア回路が、振幅の増大をともなって実現できる効果が得られる。インビーダンスの変要と増幅は2段の反転増幅でも可能であるが、エミッタフォロアおよびソースフォロアにくらべ出力が反転するために、回路構成上寄生谷段が大きくなり、かつミラー効果の影響もあって遅延が大きく、高速動作用のインピーダンス変換にはエミッタフォロア机よびソースフォロアの方



第一図

特開昭63-227108 (4)



第 2 図

